一、基于TMS320C5X DSP的多处理器通信方法（论文文献综述）
左霖[1]（2019）在《基于DSP的雷达信号处理系统设计与实现》文中指出雷达技术不断发展,对信号处理系统在处理复杂算法、大运算量、高精度数据等方面提出更高的要求。雷达处理模块的集成化、兼容性特点,也要求信号处理系统具有更大的灵活性。本文立足工程实践,设计并实现了一种基于TMS320C6678 DSP的多波束雷达的信号处理流程。本文主要开展了以下几部分工作:首先,给出了多波束雷达信号处理的流程,分析了多波束雷达中的数字波束形成、数字正交解调、线性调频信号的脉冲压缩,动目标检测MTD原理,对多波束雷达信号处理流程模块进行MATLAB仿真。针对雷达复合信号的频域特性,本系统对宽、窄脉冲分别采用免混频数字解调和数字混频正交解调方法。然后,结合开发环境,介绍了PCIe接口技术以及在DSP启动的方法,调试了DSP与工控机之间的PCIE通信以及与上位机软件之间的千兆网口,实现了DSP数据通信。接着,设计了基于7核的DSP多波束信号处理方案。以核0为控制中心,负责协调核1到核6完成各自信号处理任务并进行数据传输。核1至核6分别完成对应雷达6个子波束中的回波复合信号的分离、数字正交解调、数字波束形成、脉冲压缩、动目标检测。宽、窄脉冲采用不同的下变频方式,降低宽脉冲下变频滤波器阶数,节约了硬件资源。在DSP上根据雷达信号处理任务分配内存储空间,与外部存储器DDR3采用EDMA3传输数据,在脉冲压缩中使用EDMA3实现数据矩阵的转置。同时,研究了多核通信、Cache一致性,优化运行效率。最后,对多波束雷达信号处理流程在DSP上的实现进行了模块验证,与仿真结果进行了对比,验证系统的正确性并论证了系统性能。
高峰,史洪亮,毛春华[2]（2016）在《基于TMS320F2812串口的多处理器通信方法》文中认为文章介绍了一种基于TMS320F2812串口的多处理器通信方法,利用数据包中不同的帧格式或数据包的组成方式,实现了多处理器之间的通信。
杨柳暄[3]（2016）在《基于TMS320VC5416的多功能通讯模块测试技术研究》文中研究说明飞机电路板资料不全、技术封锁现状既制约着航空维修企业长远发展,同时也是其提高自主反修修理能力的助推剂。飞机电路板作为飞机装备的一个重要组成部分,加强其反修能力,对于提高空军装备的保障能力具有深远的军事意义,同时也带来了可观的经济效益。随着飞机电路板修理工作的不断深入,飞机电路板的修理由分立元件修理逐步向处理器器件修理进行转化。目前,以TMS320VC5416这款DSP为处理器架构的总线通讯接口板的修理数量正呈上升趋势。为了掌握对该板的反修能力,迫切需要从正向角度,对这款DSP的硬件设计、软件开发及其多总线通讯技术进行系统研究。为此,论文提出了有关TMS320VC5416这款DSP的硬件设计与软件读写技术方面的应用研究工作,因而论文选题具有较强的针对性与重要的应用价值。论文基于TMS320VC5416这款DSP处理器,设计一块具有RS-232、RS-422、RS-485、CAN2.0、网口、USB2.0总线通讯功能的模块,基于CCS3.3软件开发该模块各通讯功能程序代码,最后基于Visual C++6.0开发多功能通讯模块的综合测试软件对该模块功能进行实验验证。论文主要完成了以下几个方面的研究工作:（1）对TMS320VC5416引脚特性、程序调试下载方法及其CCS3.3软件开发环境进行系统研究,为后续基于TMS320VC5416的多功能通讯接口模块的硬件设计与软件开发奠定基础;（2）将PCI-610L研华工控机作为上位机,将所设计出的多功能通讯接口模块作为下位机,搭建该模块总线通讯测试系统平台,给出该模块软件开发与上位机软件开发思路;（3）以TMS320VC5416为处理器,设计出RS-232、RS-422、RS-485、CAN2.0、网口、USB2.0总线通讯接口电路,并基于CCS3.3开发出各通讯模块的程序,利用ICETEK-5100USB2.0仿真器进行调试;（4）基于Visual C++6.0和各模块驱动接口函数和串口通讯函数,编写各通讯模块的函数,开发出RS-232、RS-422、RS-485、CAN2.0、网口、USB2.0总线通讯综合测试软件;（5）基于所搭建的模块总线通讯测试系统平台,针对所设计的多功能通讯模块,通过所开发的综合测试软件对该模块通讯功能进行实验验证。实验结果表明其有效性。通过对该模块的研制,不仅可以系统掌握TMS320VC5416这款DSP处理器的工作原理、硬件设计、软件开发以及多总线通讯技术,而且所开发出的通讯模块可以应用于各类测试系统中,同时对定位含TMS320VC5416这款DSP为处理器架构的电路板件的故障有很大帮助。
胡振华[4]（2014）在《自然伽马能谱测井仪地面系统的研究》文中进行了进一步梳理目前，国内外的石油测井仪器种类众多，不同地面系统与各个测量模块之间的数据通信模式多样。国外测井仪器的更新速度很快，并且很多井下仪器都各自配备独立的地面控制系统，这种设备兼容性差的现象普遍存在。另外，传统的自然伽马能谱测井仪存在总线传输速率低、设备功耗大等问题，这些现状要求我们采用高性能的数据处理芯片技术，实现地面系统与各种井下仪器之间数据实时、准确的传输，并进一步研究高效、高可靠性的总线技术。因此，开发一种新型的、扩展性强的新型自然伽马能谱测井系统就显得尤为重要。首先，本文从国内外石油测井仪器的背景入手，简要介绍自然伽马能谱测井仪的工作原理、自然伽马能谱测井仪地面系统的概念及国内外地面系统的发展现状。结合DSP应用技术和多总线接口技术背景，将其应用于地面系统的研究中，从而提出本文的研究方向。其次，介绍DSP技术的发展及特点，以实现地面系统基于TMS320LF2407芯片的特性作为研究重点。概述TMS230LF2407芯片的基本结构，同时，阐述TMS320LF2407控制器的芯片特性、内部功能以及外围电路相关芯片的功能特性。再次，提出地面系统硬件电路的设计方案，分别对地面系统的三个主要模块：遥测模块、深度模块以及信号处理模块进行硬件电路的设计。本课题研究涉及到基于DSP与CPLD应用技术的控制系统、前置信号处理系统、多总线接口以及驱动电路等硬件电路设计。最后，经过实验初步调试实现了自然伽马测井仪地面系统与井下仪器的通信，通过多种总线实现与上位机的数据传输，将数据采集和传输节点连接到地面CAN网络，从而完成地面预处理设备对命令的发送和数据的上传。
张文科[5]（2014）在《基于DSP的SAR图像并行处理系统的设计与算法实现》文中研究表明随着合成孔径雷达（SAR）图像处理技术与DSP技术的快速发展，SAR图像处理技术也逐渐应用于工程实践，但SAR图像数据量大、处理算法结构复杂，导致图像不能实时处理，采取并行处理的方式，可以加快SAR图像的处理速度，SAR图像并行处理系统的设计具有重要意义。本文以提高SAR图像处理速度为目的，结合DSP的优势，设计了基于DSP的SAR图像并行处理系统，并将基于图像块统计相似性度量的SAR图像去噪的算法在该系统上设计实现，主要的研究工作有：（1）设计了USB转多路Link Port接口电路，实现了单个USB接口转多路LinkPort接口功能，可应用于电脑向多片DSP传输数据；（2）将基于图像块统计相似性度量的SAR图像去噪算法在SAR图像处理板中实现，并针对该处理板的硬件结构特征，对去噪算法进行了优化；（3）设计了SAR图像并行处理系统，将基于图像块统计相似性度量的SAR图像去噪算法移植到系统中，实现了SAR图像的并行处理。本论文得到了国家自然科学基金（No.61271302,61072106,61173090,61173092）、新世纪优秀人才支持计划（No. NCET-10-0666）和973项目（No.2013CB329402）的资助。
路通[6]（2010）在《基于DSP的电力线载波通信系统软件设计与实现》文中提出高压电力线载波通信作为电力系统不可或缺的通信手段,传统的模拟设备已不能完全满足现有市场对通信质量的要求。本文论述了高压电力线载波通信的发展、现状及基本原理,针对如何在高压电力线上提升通信速率和可靠性的问题,提出了数字单边带调制解调与复接器相结合的实现方案。单边带调制解调模块采用weaver调制与IWA解调,避免了载波相位偏差的影响;采样率转换采用多相结构和多级技术,大大降低了DSP的运算量和存储要求。复接器模块采用语音压缩、数字复接与V.34 Modem技术相结合的设计,可实现多路语音和数据信息的传输,最高速率可达33.6kbps。本文以TMS320C6416T DSP作为系统的主处理器和控制器。围绕DSP体系结构,应用EDMA、McBSP和EMIF等构建系统框架,详细介绍了系统数据的实时传输和处理。通过性能测试,该系统达到了设计指标要求。
汪星宇[7]（2009）在《RapidIO技术在信号处理系统中的应用与研究》文中研究表明在典型的嵌入式系统中,提高处理器的速度是改善系统性能的解决方案之一。高速缓存和更先进的处理器架构的使用不断提高着微处理器的性能,但研究表明处理器总线频率的增长速度相对处理器内核性能的增长速度较慢,而且两者之间的差距正在不断扩大,这就使得互连总线越来越成为制约系统性能的瓶颈。近年来,随着总线技术沿着交换开关取代共享总线,点到点方式取代宽管道方式,差分信号取代单端信号,串行I/O取代同步并行I／O的方向发展,涌现出了以高速串行总线为代表的新一代总线技术,串行RapidIO就是这类总线的杰出代表。由于协议针对嵌入式领域,在效率、路由选择、错误管理、流控,可靠性和扩展性上都有完善的考虑,因此非常适合作为多处理器系中的互联总线。本文对RapidIO协议结构进行了深入研究。RapidIO协议分为三层：逻辑层、传输层、物理层。这种层次结构的一大特点是,在任意层对事务类型进行修改都不会影响到其它层的规范,具有很强的灵活可变性。依据该层次结构,分别对每一层次所完成的操作进行了细致的分析。通过分析传统的共享总线技术的瓶颈,对DSP互连技术的发展前景进行了论述。提出一种应用RapidIO互连技术的多DSP系统方案。本文论述了RapidIO端点器件的FPGA实现,包括RapidIO逻辑层、传输层、物理层的设计方案和功能。并使用Xilinx公司的FPGA芯片实现了基于RapidIO核的终端设备。
王晨[8]（2009）在《基于RapidIO互连技术的WiMAX基站开发》文中研究指明伴随着3G在全球的快速部署和商用,新一代基站已经成为业界主流。在基带处理技术、功放技术、高速率接入技术、射频拉远技术等关键技术领域的突破,使新一代基站的性能得到全面提升,在当今的通信市场,低速和专有的通行方式将会偏离主流方向,一个明智的选择就是采用开放,基于标准的互连技术——RapidIO。由于RapidIO在路由、交换、容错纠错、使用方便性上有完善的考虑,可以实现基于硬件的高性能可靠数据传输,所以在嵌入式系统如3G和3G之后的WiMAX移动通信基站、高性能数字信号处理系统中得到广泛应用。本文通过理论分析、器件评估和硬件连通性测试,以及对WiMAX基站信号处理需求、新的传输技术以及多种核心通讯系统芯片为例进行了分析,从而设计了具有较优性能的基站基带单板框架方案,并采用了基于高速串行接口RapidIO技术对方案对实际操作进行了实现和性能分析评估。基带单板作为WiMAX基带池的核心部件,要满足WiMAX 802.16e物理层协议中信号处理处理功能,同时还要在多种应用环境下的灵活配置以满足不同的WiMAX接入需要。在完成基站方案设计的同时,本文还根据基带数据处理流程实现了基带方案接口设计、调试,并基于该基带方案完成了代码加载、内存保护、RapidIO错误恢复机制等功能的设计和开发。
张颖[9]（2008）在《在达芬奇DSP上对AVS视频编码器的结构优化》文中研究说明视频编码是多媒体系统的核心技术,也是构建多媒体应用的核心软件模块。当前,对视频编码的主流实现方案主要有三种,即基于PC的软解码,基于ASIC芯片的结构,基于数字信号处理器（DSP）的嵌入式系统。而DSP由于其强大的运算能力和灵活性得到了越来越多的重视,并逐渐成为视频编码系统的主流开发方式。Texas Instruments公司最新推出的达芬奇系列DSP芯片便为多媒体处理提供了一套完善的解决方法。这种芯片采用了双核结构,其片上集成了一片ARM926内核和一个C64X+的DSP内核,并且采用Codec Engine机制和一系列VISA（Video, Image, Speech, Audio）接口进行双核间的通信,方便了算法的开发。毫无疑问,达芬奇系列DSP在未来几年里,将在多媒体领域有着广阔的前景。AVS是我国推出的音视频编解码标准,如同大多数多媒体处理算法一样,它是一种高带宽流量、运算量大的数据流处理,对系统的性能要求很高。相关文献证明,Cache性能对编码器在DSP上的整体性能起着至关重要的作用。然而,传统的视频编码过程都是以宏块为基本处理单位,对一整帧图像中的宏块依次进行处理,这使得系统Cache的性能十分低下。针对这个问题,本文分别从指令Cache和数据Cache的性能分析,对AVS编码器在达芬奇DSP上的实现进行了结构上的优化。从指令Cache角度分析,将传统的编码流程拆分成若干个独立的阶段,尽可能的利用指令Cache的时间局部性和空间局部性,从而使指令Cache的性能得到明显的提升。与指令Cache的性能相比,数据Cache的性能对整个编码器的性能更具有决定作用。因此本文根据视频编码中数据访问特点和达芬奇DSP的存储器特点,针对数据Cache的性能优化,对数据的放置以及编码各参数结构的拆分进行了特殊安排。同时,针对编码过程中的巨大数据搬移量,在每个阶段都采用了DMA与乒乓Buffer结合的流水线,进一步提升编码器性能。
刘卫华[10]（2007）在《16位数字信号处理器IP核的开发》文中提出随着信息通讯技术的发展,使用数字信号代替模拟信号进行存储和传输在很多方面已经越来越显示其优越性,因此数字信号处理得到了广泛的应用。一般的通用微处理器不适合处理数字信号处理的任务,主要表现为:信号处理运算的大量数据传输使得通用处理器的存储器架构的带宽成为瓶颈;大量循环代码和特殊寻址方式增加系统的开销;乘法运算若通过没有独立阵列乘法器的通用处理器来处理将非常费时。正是由于以上这些原因,专门为执行数字信号处理任务而设计的数字信号处理器出现了。这些DSP处理器直接用硬件实现通用微处理器一般使用软件实现的功能,这种硬件密集的结构再加上一些为方便信号处理而专门设计的特殊指令,使其能快速地实现数字信号处理运算。TI公司的TMS320C5x系列DSP是一款较低复杂度的高性能16位定点DSP处理器,具有单指令执行的四级流水结构。本文的主要工作是在熟悉这款DSP处理器的体系结构的基础之上,完成与之兼容的HM320C50核的设计实现与功能验证,并参照集成电路IP核标准工作组通过的标准草案对其进行了IP核标准化的工作。本文首先介绍了使得DSP处理器非常适合于进行数字信号处理的一些结构特性,并从指令集、寻址模式、流水线结构、存储系统等方面描述了HM320C50的体系结构。其次,在熟悉HM320C50的体系结构的基础之上,将它的内核部分划分为程序控制、数据空间地址生成、存储器控制、运算部件等四个模块,并分别完成了设计实现。最后,与外设等模块连接形成一个完整的DSP系统并搭建了验证平台之后,对DSP系统进行功能仿真验证,包括基本功能仿真验证、高代码覆盖率验证和时序仿真验证。除此之外,还采用形式验证与静态时序分析相结合的方法当作门级时序仿真的一种快速而准确的替代方案。
二、基于TMS320C5X DSP的多处理器通信方法（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、基于TMS320C5X DSP的多处理器通信方法（论文提纲范文）
（1）基于DSP的雷达信号处理系统设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状及发展动态 |
| 1.3 本文主要工作和章节安排 |
| 2 多波束雷达信号处理流程及仿真 |
| 2.1 引言 |
| 2.2 系统信号处理方法设计 |
| 2.3 数字波束形成 |
| 2.4 雷达复合信号的数字正交下变频 |
| 2.4.1 线性调频复合信号的时频特性 |
| 2.4.2 数字下变频方法 |
| 2.5 线性调频信号的脉冲压缩 |
| 2.6 动目标检测(MTD) |
| 2.7 多波束雷达信号处理MATLAB仿真 |
| 2.8 本章小结 |
| 3 系统通信接口技术 |
| 3.1 引言 |
| 3.2 系统总体 |
| 3.3 数据通信接口技术 |
| 3.3.1 PCIe接口及PCIe启动 |
| 3.3.2 网口模块 |
| 3.4 本章小结 |
| 4 基于DSP的多波束雷达信号处理实现 |
| 4.1 引言 |
| 4.2 开发环境及开发流程 |
| 4.2.1 硬件平台 |
| 4.2.2 多核DSP的开发环境 |
| 4.2.3 多核DSP的开发流程 |
| 4.3 多核DSP的信号处理流程设计 |
| 4.3.1 基于7 核的信号处理方案 |
| 4.3.2 多核通信与消息传递 |
| 4.3.3 多核一致性 |
| 4.3.4 EDMA3 数据传输 |
| 4.4 复合信号的数字下变频设计 |
| 4.4.1 FIR带通滤波器设计 |
| 4.4.2 窄脉冲的DDC设计 |
| 4.4.3 宽脉冲的DDC设计 |
| 4.5 单波束的脉冲压缩设计 |
| 4.6 动目标检测设计 |
| 4.7 DSP的处理时间分析 |
| 4.8 本章小结 |
| 5 系统的调试与验证 |
| 5.1 引言 |
| 5.2 生成测试数据 |
| 5.3 配置文件产生 |
| 5.4 窄脉冲的DDC验证 |
| 5.5 宽脉冲的DDC验证 |
| 5.6 脉冲压缩验证 |
| 5.7 MTD的验证 |
| 5.8 核间通信的调试 |
| 5.9 本章小结 |
| 6 结束语 |
| 6.1 本文工作总结 |
| 6.2 工作展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（2）基于TMS320F2812串口的多处理器通信方法（论文提纲范文）
| 0 引言 |
| 1 TMS320F2812 简介 |
| 2 串口通信方式 |
| 3 多处理器通信 |
| 3.1 地址位多处理器通信模式 |
| 3.2 空闲线多处理器通信模式 |
| 3.3 两种多处理器通信模式的比较 |
| 4 结语 |
（3）基于TMS320VC5416的多功能通讯模块测试技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 缩略词 |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 TMS320VC5416研究现状 |
| 1.3 论文研究意义 |
| 1.4 论文研究内容 |
| 1.5 论文章节安排 |
| 第二章 总体设计方案 |
| 2.1 引言 |
| 2.2 研究思路 |
| 2.3 模块功能分析 |
| 2.4 模块及其测试系统平台硬件搭建 |
| 2.4.1 TMS320VC5416处理器概述 |
| 2.4.2 RS-232总线介绍 |
| 2.4.3 RS-485总线介绍 |
| 2.4.4 RS-422总线介绍 |
| 2.4.5 CAN2.0 总线介绍 |
| 2.4.6 TCP/IP协议介绍 |
| 2.4.7 USB2.0 介绍 |
| 2.4.8 模块及其测试系统平台架构 |
| 2.5 模块软件开发 |
| 2.5.1 CCS3.3 软件介绍 |
| 2.5.2 模块软件开发思想与流程 |
| 2.6 综合测试软件开发 |
| 2.6.1 Visual C++6.0 软件介绍 |
| 2.6.2 拟采用的软件开发技术 |
| 2.6.3 综合测试软件开发思想与流程 |
| 2.7 本章小结 |
| 第三章 模块硬件电路设计 |
| 3.1 引言 |
| 3.2 TMS320VC5416处理器最小系统电路设计 |
| 3.2.1 供电电路设计 |
| 3.2.2 时钟电路设计 |
| 3.2.3 复位电路设计 |
| 3.2.4 JTAG接口电路设计 |
| 3.2.5 RAM存储器接口电路设计 |
| 3.2.6 FLASH存储器接口电路设计 |
| 3.3 RS232总线接口电路设计 |
| 3.4 RS485总线接口电路设计 |
| 3.5 RS422总线接口电路设计 |
| 3.6 CAN2.0 总线接口电路设计 |
| 3.7 网口接口电路设计 |
| 3.8 USB2.0 总线接口电路设计 |
| 3.9 硬件设计需要注意的方面 |
| 3.10 本章小结 |
| 第四章 软件开发 |
| 4.1 引言 |
| 4.2 模块软件开发 |
| 4.2.1 TMS320VC5416初始化流程框图 |
| 4.2.2 RS232总线通讯模块软件开发 |
| 4.2.3 RS485总线通讯模块软件开发 |
| 4.2.4 RS422总线通讯模块软件开发 |
| 4.2.5 CAN2.0 总线通讯模块软件开发 |
| 4.2.6 网口通讯模块软件开发 |
| 4.2.7 USB2.0 总线通讯模块软件开发 |
| 4.3 综合测试软件开发 |
| 4.3.1 MFC中对话框与基本控件的使用 |
| 4.3.2 串口通讯函数介绍 |
| 4.3.3 CAN板卡驱动函数介绍 |
| 4.3.4 网口通讯函数介绍 |
| 4.3.5 USB通讯函数介绍 |
| 4.4 软件开发需要注意的方面 |
| 4.4.1 模块软件开发需要注意的方面 |
| 4.4.2 综合测试软件开发需要注意的方面 |
| 4.5 本章小结 |
| 第五章 模块功能的实验验证 |
| 5.1 引言 |
| 5.2 模块功能实验内容 |
| 5.3 模块实验系统搭建 |
| 5.3.1 PCI-5820I CAN卡介绍 |
| 5.3.2 RS-422转RS-232转换器介绍 |
| 5.3.3 RS-485转RS-232转换器介绍 |
| 5.3.4 ICETEK-5100USB2.0 仿真器介绍 |
| 5.3.5 实验条件 |
| 5.4 实验验证 |
| 5.4.1 RS-232总线通讯功能实验验证 |
| 5.4.2 RS-485总线通讯功能实验验证 |
| 5.4.3 RS-422总线通讯功能实验验证 |
| 5.4.4 CAN2.0 总线通讯功能实验验证 |
| 5.4.5 网口通讯功能实验验证 |
| 5.4.6 USB2.0 通讯功能实验验证 |
| 5.5 实验验证需要注意的方面 |
| 5.6 本章小结 |
| 第六章 总结和展望 |
| 6.1 论文主要工作总结 |
| 6.2 论文后续工作展望 |
| 参考文献 |
| 致谢 |
| 在学期间的研究成果及发表的学术论文 |
| 附录 基于TMS320VC5416的飞机总线通讯接口板的修理思路 |
（4）自然伽马能谱测井仪地面系统的研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题背景及研究意义 |
| 1.2 自然伽马能谱测井仪地面系统的发展现状 |
| 1.2.1 自然伽马能谱测井仪的概述 |
| 1.2.2 自然伽马能谱测井地面系统的介绍 |
| 1.2.3 石油测井仪器的发展现状 |
| 1.2.4 总线技术的发展与概述 |
| 1.3 本文的研究工作 |
| 第二章 DSP 技术 |
| 2.1 DSP 芯片的发展及特点 |
| 2.2 DSP 芯片 TMS320LF2407 的基本结构 |
| 2.3 TMS320LF240X 芯片概述 |
| 2.3.1 中央处理单元 |
| 2.3.2 存储器单元的结构组织与外部存储器扩展 |
| 2.3.3 片内外设总线接口 |
| 2.4 本章小结 |
| 第三章 地面系统遥测模块硬件电路设计 |
| 3.1 遥测模块系统硬件电路的设计与研究 |
| 3.2 DSP 最小系统硬件电路 |
| 3.2.1 DSP供电电源 |
| 3.2.2 DSP 时钟电路 |
| 3.2.3 复位电路 |
| 3.2.4 JTAG扫描逻辑仿真电路 |
| 3.3 外扩存储器硬件电路设计 |
| 3.4 多总线接口硬件电路设计 |
| 3.4.1 电平转换电路 |
| 3.4.2 基于 USB 总线接口电路 |
| 3.4.3 基于 CAN 总线接口电路 |
| 3.4.4 串行通信总线接口驱动电路 |
| 3.5 本章小结 |
| 第四章 自然伽马能谱测井仪深度模块的设计 |
| 4.1 深度模块设计方案 |
| 4.2 深度模块控制部分硬件电路设计 |
| 4.3 深度信号前端处理电路 |
| 4.4 本章小结 |
| 第五章 自然伽马能谱测井仪信号处理模块设计 |
| 5.1 曼彻斯特编码信号 |
| 5.2 信号处理模块硬件电路设计 |
| 5.3 本章小结 |
| 第六章 自然伽马能谱测井仪地面系统软件调试 |
| 6.1 DSP 软件开发工具 |
| 6.1.1 DSP 软件开发流程 |
| 6.1.2 CCS集成开发环境 |
| 6.2 数据处理模块的软件设计 |
| 6.2.1 A/D模块软件设计 |
| 6.3 数据通信模块的软件设计 |
| 6.3.1 CAN总线接口程序设计 |
| 6.3.2 SPI串行口总线接口程序设计 |
| 第七章 系统的调试与实现 |
| 7.1 硬件电路的制作 |
| 7.2 系统软件的下载 |
| 第八章 结论与展望 |
| 致谢 |
| 参考文献 |
| 攻读学位期间发表的学术论文 |
| 详细摘要 |
（5）基于DSP的SAR图像并行处理系统的设计与算法实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 SAR 图像处理技术的发展 |
| 1.3 DSP 技术的发展 |
| 1.3.1 DSP 简介 |
| 1.3.2 DSP 的发展历史 |
| 1.4 论文的主要工作及整体框架结构 |
| 第二章 SAR 图像并行处理技术 |
| 2.1 基于图像块的统计相似性度量的 SAR 图像去噪算法 |
| 2.1.1 基于像素的统计相似性度量 |
| 2.1.2 基于图像块的期望滤波器与冗余字典 |
| 2.2 图像并行处理平台 |
| 2.2.1 基于 GPU 的图像并行处理 |
| 2.2.2 基于集群的图像并行处理 |
| 2.2.3 基于 FPGA 的图像并行处理 |
| 2.3 本章小结 |
| 第三章 USB 转多路 Link Port 接口电路设计 |
| 3.1 CY7C68013A 芯片介绍 |
| 3.2 XC3S500E 芯片介绍 |
| 3.3 基于 FPGA 的 USB 转多路 LinkPort 接口电路的硬件设计 |
| 3.3.1 CY7C68013A 的电源、时钟、复位及配置部分 |
| 3.3.2 CY7C68013A 与 FPGA 的接口部分 |
| 3.3.3 XC3S500E 电源，时钟及配置部分 |
| 3.3.4 Link Port 接口电路部分 |
| 3.4 CY7C68013A 芯片的固件程序 |
| 3.4.1 CY7C68013A 的上电枚举 |
| 3.4.2 CY7C68013A 的固件程序加载方式 |
| 3.4.3 CY7C68013A 芯片的固件程序流程 |
| 3.5 XC3S500E 中接口转换程序 |
| 3.5.1 USB 转多路 LinkPort 接口模块总体结构 |
| 3.5.2 USB 数据转存单元 |
| 3.5.3 下行数据读取单元 |
| 3.5.4 下行数据解析单元 |
| 3.5.5 N 个下行 FIFO 单元 |
| 3.5.6 N 个下行 Link Port 单元 |
| 3.5.7 N 个上行 Link Port 单元 |
| 3.5.8 N 个上行 FIFO 单元 |
| 3.5.9 上行数据写入单元 |
| 3.5.10 状态机单元 |
| 3.6 实验结果分析 |
| 3.7 本章小结 |
| 第四章 基于 SAR 图像处理板的去噪算法的实现与优化 |
| 4.1 ADSP-TS201 芯片介绍 |
| 4.1.1 ADSP-TS201 的内核结构 |
| 4.1.2 ADSP-TS201 的总线接口 |
| 4.2 ADSP-TS201 的 SAR 图像处理板的硬件结构 |
| 4.2.1 电源、时钟及 JTAG 部分 |
| 4.2.2 Link Port 接口电路部分 |
| 4.2.3 ADSP-TS201 的启动引导 |
| 4.2.4 存储器部分 |
| 4.3 基于图像块相似性度量 SAR 图像去噪算法在 DSP 上的实现 |
| 4.3.1 算法结构分析 |
| 4.3.2 去噪算法在 DSP 中的实现 |
| 4.4 基于图像块相似性 SAR 图像去噪算法在 DSP 上的优化 |
| 4.4.1 存储空间的优化 |
| 4.4.2 减少重复计算 |
| 4.4.3 参数固定化 |
| 4.4.4 循环的优化 |
| 4.4.5 分支跳转优化 |
| 4.5 实验结果分析 |
| 4.5.1 模拟 SAR 图像去噪实验结果与分析 |
| 4.5.2 真实 SAR 图像去噪实验结果与分析 |
| 4.6 本章小结 |
| 第五章 SAR 图像并行处理系统及去噪算法的并行实现 |
| 5.1 SAR 图像并行处理系统的整体结构 |
| 5.1.1 图像并行处理结构设计 |
| 5.1.2 SAR 图像并行处理系统结构方案 |
| 5.2 数据传输协议 |
| 5.2.1 数据传输的流程 |
| 5.2.2 下行数据传输时的帧结构 |
| 5.2.3 上行数据传输时的帧结构 |
| 5.3 系统的软件流程 |
| 5.3.1 上位机软件流程 |
| 5.3.2 SAR 图像处理板中软件流程 |
| 5.4 实验结果的对比和分析 |
| 5.4.1 模拟 SAR 图像去噪实验结果与分析 |
| 5.4.2 真实 SAR 图像去噪实验结果与分析 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 硕士期间科研成果 |
（6）基于DSP的电力线载波通信系统软件设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 电力线载波通信技术概述 |
| 1.2 高压电力线载波通信的发展与现状 |
| 1.3 高压电力线载波通信的基本原理 |
| 1.3.1 高压电力线载波通信原理 |
| 1.3.2 数字电力线载波机关键技术 |
| 1.3.3 数字化电力线载波机方案 |
| 1.4 本文的主要研究工作 |
| 第二章 电力线载波通信系统的硬件平台 |
| 2.1 调制解调模块的硬件框架 |
| 2.2 复接器模块的硬件框架 |
| 2.3 DSP芯片介绍 |
| 2.3.1 DSP芯片概述与特点 |
| 2.3.2 TMS320C6416T的结构与性能 |
| 2.4 TMS320C6416T的片内外设 |
| 2.4.1 增强型直接存储器访问(EDMA) |
| 2.4.2 多通道缓冲串口(McBSP) |
| 2.4.3 外部存储器接口(EMIF) |
| 第三章 数字SSB调制解调算法与关键技术研究与实现 |
| 3.1 滤波法调制与解调 |
| 3.1.1 滤波法调制 |
| 3.1.2 滤波法解调 |
| 3.2 weaver法调制与IWA解调 |
| 3.2.1 weaver法调制 |
| 3.2.2 IWA解调 |
| 3.3 多速率信号处理的设计 |
| 3.3.1 信号的内插与抽取理论 |
| 3.3.2 多相结构实现采样率转换 |
| 3.3.3 多级技术实现采样率转换 |
| 3.4 其它关键技术 |
| 3.4.1 呼叫导频FSK信号调制与解调 |
| 3.4.2 自动增益控制(AGC)与幅频均衡 |
| 3.4.3 滤波器设计与语音压扩技术 |
| 第四章 数字SSB电力线载波通信系统软件实现 |
| 4.1 软件总体框架 |
| 4.2 DSP软件开发设计 |
| 4.2.1 DSP系统开发流程 |
| 4.2.2 DSP软件开发环境CCS及DSP/BIOS |
| 4.3 信号的实时传输与中断处理 |
| 4.3.1 ping-pong缓存技术 |
| 4.3.2 EDMA信号传输配置 |
| 4.3.3 EDMA中断配置 |
| 4.3.4 中断处理 |
| 4.4 其它关键技术 |
| 4.4.1 DSP运算量与存储空间问题 |
| 4.4.2 TLV320AIC10 与DSP通信的软件实现 |
| 4.4.3 Bootloader的实现 |
| 第五章 系统性能测试与结果分析 |
| 5.1 测试标准 |
| 5.2 测试条件 |
| 5.3 测试结果 |
| 5.3.1 调制解调指标测试 |
| 5.3.2 AGC测试结果 |
| 结束语 |
| 致谢 |
| 参考文献 |
| 作者在攻读硕士期间完成的工作 |
（7）RapidIO技术在信号处理系统中的应用与研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 传统共享总线面临的问题 |
| 1.2 互联技术的发展趋势 |
| 1.3 新兴互联技术简介 |
| 1.4 RapidIO与其它互联技术的比较 |
| 1.5 RapidIO的发展与研究现状 |
| 1.6 课题研究的意义 |
| 1.7 论文的章节安排 |
| 2 RapidIO技术规范 |
| 2.1 RapidIO协议层次结构 |
| 2.2 RapidIO操作的概述 |
| 2.3 RapidIO的包格式 |
| 2.4 RapidIO协议各层次的研究 |
| 2.4.1 RapidIO逻辑层的研究 |
| 2.4.2 RapidIO传输层的研究 |
| 2.4.3 RapidIO串行物理层的研究 |
| 2.5 本章小结 |
| 3 DSP系统中RapidIO互联解决方案 |
| 3.1 传统多DSP系统互联方案的介绍 |
| 3.1.1 利用TMS320C6X的主机接口(HPI)组成多DSP互连系统 |
| 3.1.2 利用TMS320C6X的EMIF组成多DSP互连系统 |
| 3.1.3 利用TMS320C5X/C6X的McBSP组成多DSP互连系统 |
| 3.2 多DSP系统互联接口技术的发展趋势 |
| 3.2.1 高性能DSP互连接口技术及其发展 |
| 3.2.2 根据传输特性对互连技术的分类 |
| 3.2.3 系统级设计考虑 |
| 3.2.4 总结 |
| 3.3 串行RapidIO在多DSP系统中的应用 |
| 3.3.1 DSP的选择 |
| 3.3.2 SRIO交换芯片的选择 |
| 3.3.3 并行信号处理模块的互联结构 |
| 3.3.4 多DSP并行信号处理系统 |
| 3.3.5 结束语 |
| 4 RapidIO的FPGA实现 |
| 4.1 使用FPGA实现RapidIO的优势 |
| 4.2 利用FPGA实现RapidIO协议的关键模块的设计 |
| 4.2.1 时钟布局的设计 |
| 4.2.2 发送和接收缓冲区的设计 |
| 4.2.3 串行和并行化模块的设计 |
| 4.2.4 发送训练状态机和接收训练状态机模块的设计 |
| 4.2.5 发送状态机和接收状态机模块的设计 |
| 4.2.6 接口模块的设计 |
| 4.2.7 功能验证 |
| 4.3 基于IPcore的FPGA设计方法 |
| 4.4 Xilinx SRIO IPcore简介 |
| 4.4.1 逻辑/传输层 |
| 4.4.2 物理层 |
| 4.5 系统方案 |
| 4.6 模块功能及关键技术说明 |
| 4.6.1 LVDS发送模块说明 |
| 4.6.2 LVDS接收模块 |
| 4.6.3 IQ数据解帧模块 |
| 4.6.4 IQ数据成帧模块 |
| 4.6.5 CPU接口模块 |
| 4.6.6 时钟产生与检测模块 |
| 4.6.7 测试模块 |
| 4.6.8 RapidIO转换模块 |
| 5 系统的调试与验证 |
| 5.1 FPGA器件选型 |
| 5.2 软件仿真 |
| 5.2.1 1×模式数据包的收发 |
| 5.2.2 4×模式数据包的收发 |
| 5.2.3 利用维护包对device ID的修改 |
| 5.3 硬件实现 |
| 5.3.1 系统的启动过程概述 |
| 5.3.2 资源占用情况分析 |
| 5.3.3 使用ChipScope进行调试 |
| 5.3.4 眼图测试 |
| 6 结论与展望 |
| 致谢 |
| 参考文献 |
（8）基于RapidIO互连技术的WiMAX基站开发（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 论文的选题背景和意义 |
| 1.2 基站架构中使用Rapid IO的重要性 |
| 1.3 论文的主要工作 |
| 1.4 本文的结构安排 |
| 第二章 RapidIO技术介绍 |
| 2.1 RapidIO的国内外发展动态 |
| 2.2 Rapid IO体系结构 |
| 2.2.1 RapidIO物理层介绍 |
| 2.2.2 RapidIO传输层介绍 |
| 2.2.3 RapidIO逻辑层介绍 |
| 2.2.4 RapidIO包格式说明 |
| 2.2.5 RapidIO控制符号说明 |
| 2.3 I/O逻辑操作 |
| 2.3.1 读操作 |
| 2.3.2 写和流写操作 |
| 2.3.3 带响应的写操作 |
| 2.3.4 维护操作 |
| 2.4 错误管理 |
| 2.5 RapidIO的应用 |
| 2.5.1 系统级寻址 |
| 2.5.2 系统拓扑结构 |
| 2.5.3 系统中的路由 |
| 2.5.4 RapidIO的应用 |
| 第三章 基带方案评估及器件选型 |
| 3.1 基站硬件方案分析 |
| 3.1.1 WiMAX方案需求 |
| 3.1.2 FPGAs+DSPs方案瓶颈 |
| 3.1.3 基于RapidIO的解决方案描述 |
| 3.2 DSP和FPGA器件选型以及RapidIO评估 |
| 3.2.1 DSP选型及RapidIO评估 |
| 3.2.2 FPGA选型及RapidIO评估 |
| 3.3 引入交换芯片的性能分析 |
| 3.3.1 RapidIO交换芯片选型 |
| 3.3.2 TUNDRA TSI568介绍 |
| 3.3.3 TUNDRA TSI568交换原理 |
| 3.3.4 TUNDRA TSI568数据吞吐量评估 |
| 第四章 WiMAX基带方案及接口方案设计 |
| 4.1 WiMAX基带方案设计 |
| 4.1.1 WiMAX上行链路数据流 |
| 4.1.2 WiMAX下行链路数据流 |
| 4.1.3 基于RapidIO交换芯片的数据流调度 |
| 4.1.4 DSP外接DDR需求 |
| 4.2 DSP侧基带接口方案设计 |
| 4.2.1 RapidIO接口设计说明 |
| 4.2.2 EMIFA接口设计说明 |
| 4.2.3 基带硬件上电流程设计 |
| 第五章 加载和功能调试 |
| 5.1 加载 |
| 5.1.1 引导和配置 |
| 5.1.2 格式转换 |
| 5.1.3 RapidIO引导模式 |
| 5.1.4 上位机依次加载各DSP |
| 5.2 功能调试 |
| 5.2.1 内存保护功能测试 |
| 5.2.2 多LSU发送机制测试 |
| 5.2.3 RapidIO错误恢复机制 |
| 第六章 结束语 |
| 致谢 |
| 参考文献 |
| 研究生在读期间的研究成果 |
（9）在达芬奇DSP上对AVS视频编码器的结构优化（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 媒体技术的发展 |
| 1.2 视频编码算法的发展历程 |
| 1.3 多媒体系统的实现方案 |
| 1.4 TI C6000 系列DSP 及DAVINCI 技术 |
| 1.5 论文主要工作 |
| 2 CACHE 的基本原理 |
| 2.1 CACHE 的基本规则 |
| 2.2 提升CACHE 性能的方法 |
| 2.3 CACHE 对系统性能的影响 |
| 2.4 本章小结 |
| 3 AVS 编码器中指令CACHE 性能的优化 |
| 3.1 AVS 编码的一般流程 |
| 3.2 帧内编码的阶段分割 |
| 3.3 帧间编码的阶段分割 |
| 3.4 实验结果 |
| 3.5 本章小结 |
| 4 AVS 编码器中数据CACHE 性能的优化 |
| 4.1 数据调度的优化 |
| 4.2 数据CACHE 的优化方法 |
| 4.3 CACHE 一致性问题的解决 |
| 4.4 实验结果 |
| 4.5 本章小结 |
| 5 总结与展望 |
| 5.1 全文工作总结 |
| 5.2 视频编码在嵌入式系统上的前景展望 |
| 致谢 |
| 参考文献 |
（10）16位数字信号处理器IP核的开发（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景 |
| 1.2 DSP处理器的发展 |
| 1.3 IP核标准技术 |
| 1.4 功能验证简介 |
| 1.5 论文的研究内容 |
| 1.6 论文结构 |
| 第2章 HM320C50 的体系结构 |
| 2.1 概述 |
| 2.2 指令集描述 |
| 2.2.1 控制类指令 |
| 2.2.2 数据移动指令 |
| 2.2.3 算术与逻辑指令 |
| 2.3 寻址模式 |
| 2.4 指令流水线 |
| 2.5 存储系统 |
| 2.6 本章小结 |
| 第3章 HM320C50 核的设计 |
| 3.1 程序控制器的设计 |
| 3.1.1 程序预取计数器 |
| 3.1.2 程序堆栈 |
| 3.1.3 零开销循环控制器 |
| 3.1.4 流水线控制器 |
| 3.2 数据地址生成器的设计 |
| 3.3 存储器控制器的设计 |
| 3.4 运算部件的设计 |
| 3.4.1 中央算术逻辑单元 |
| 3.4.2 并行逻辑单元 |
| 3.5 本章小结 |
| 第4章 HM320C50 的验证 |
| 4.1 基本功能仿真验证 |
| 4.1.1 仿真环境概述 |
| 4.1.2 基本功能验证集 |
| 4.1.3 验证实现与验证结果 |
| 4.2 高代码覆盖率验证 |
| 4.3 时序仿真验证 |
| 4.3.1 逻辑综合 |
| 4.3.2 时序仿真 |
| 4.4 形式验证与静态时序分析 |
| 4.5 本章小结 |
| 结论 |
| 参考文献 |
| 附录 |
| 攻读硕士学位期间发表的学术论文 |
| 致谢 |
四、基于TMS320C5X DSP的多处理器通信方法（论文参考文献）
- [1]基于DSP的雷达信号处理系统设计与实现[D]. 左霖. 南京理工大学, 2019(01)
- [2]基于TMS320F2812串口的多处理器通信方法[J]. 高峰,史洪亮,毛春华. 信息通信, 2016(06)
- [3]基于TMS320VC5416的多功能通讯模块测试技术研究[D]. 杨柳暄. 南京航空航天大学, 2016(03)
- [4]自然伽马能谱测井仪地面系统的研究[D]. 胡振华. 西安石油大学, 2014(05)
- [5]基于DSP的SAR图像并行处理系统的设计与算法实现[D]. 张文科. 西安电子科技大学, 2014(11)
- [6]基于DSP的电力线载波通信系统软件设计与实现[D]. 路通. 西安电子科技大学, 2010(10)
- [7]RapidIO技术在信号处理系统中的应用与研究[D]. 汪星宇. 南京理工大学, 2009(S1)
- [8]基于RapidIO互连技术的WiMAX基站开发[D]. 王晨. 西安电子科技大学, 2009(S1)
- [9]在达芬奇DSP上对AVS视频编码器的结构优化[D]. 张颖. 华中科技大学, 2008(05)
- [10]16位数字信号处理器IP核的开发[D]. 刘卫华. 哈尔滨工业大学, 2007(02)