一、芯片:全速进入2001年（论文文献综述）
籍明慧[1]（2021）在《基于龙芯3A4000的通用主板设计与研究》文中认为在“龙芯1号”打破我国信息产业“无芯”局面之前的相当长的历史时期内,我国的CPU及配套芯片产业几乎全部依赖进口,巨额利润流向了国外。与此同时,广泛进口的CPU及芯片作为主板和其他电子产品的核心器件,带来的更多是安全方面的隐患。棱镜门、中兴事件以及美国对华为禁令事件等等多次为我们敲醒了警钟,我国需要掌握真正自主可控的核心技术方能在世界与他国角逐。基于此,对以“龙芯3A4000”为处理器的通用主板进行设计与研究,可以及时服务于我国信息技术应用创新产业的推广应用,同时还可以促进我国国产CPU的生态产业化发展。根据国内信创产业电子替代对于PC功能及性能方面要求并结合对“龙芯3A4000”CPU可达技术指标的研究,参考“龙芯3A4000+7A1000”的通用主板结构,确定了主板的系统结构及功能,并对关键模块核心芯片进行了选型设计。在原理图设计中,结合主板功能及各接口性能要求进行了模块化设计,其中针对内存复位控制、CPU供电部分设计进行了优化,且在电源转换以及网口等关键模块电路设计时采用国产芯片并实现了相应功能。在PCB设计之前,对信号完整性、电磁兼容性等基本问题进行了讨论,提出了设计中需要注意的问题,并给出了几点解决方法,接下来在讨论结果指导下结合接口信号特点及电气特性进行PCB板层叠设计、特性阻抗设计以及之后的布局布线设计。最后对完成焊接的主板进行调试与性能测试工作,给出了每个调试项目的要点,并整理了调试过程中遇到的问题,最后通过Stream、Netperf、Unixbench、Glxgears和IOZone等标准测试软件对主板显示、访存、网络等性能进行测试及评估。调试结果及性能测试结果表明此次主板设计基本实现了功能上以及性能上的设计目标。同时此次设计的成功对于主板设计中的PCB优化,板级调试等各设计流程有一定的参考意义,对后续的主板量产化、产品检测等工作有一定的指导作用。
张帅[2]（2021）在《X波段识别通信一体化标签设计》文中研究表明在现代战场环境中,采用雷达识别通信一体化技术可以提高频谱、空间、时间与能量等资源的利用率,充分发挥雷达探测与识别通信技术融合后的优势,实现目标探测识别同时获取目标信息。然而,对于采用该技术的终端仍需研究突破低计算复杂度、低计算功耗、高集成度与低成本等关键技术。近年来,雷达识别通信一体化标签因其低功耗、小型化、低成本、工作时间长等优势得到了国内外研究者们的广泛关注。本文开展在X波段的识别通信一体化标签关键技术研究,完成了标签总体方案、识别通信一体化波形、低计算复杂度解调算法、通信信号处理算法、嵌入式软件、低功耗机制、系统硬件电路研究设计与测试验证,实现了X波段识别通信一体化标签原型样机。本论文主要研究工作如下:1.根据一体化标签的功能与性能指标需求,研究设计识别通信一体化标签系统架构,单标签集成雷达通信复合信号接收处理、发射信号波形生成、微波长距离唤醒低功耗、全球导航卫星系统（Global Navigation Satellite System,GNSS）位置信息感知、基于事件驱动的主控调度机制等多种功能模块,具有低硬件复杂度、低计算复杂度、低功耗、高集成度、小型化等特性。2.研究设计基于正反线性调频的雷达至标签端识别通信一体化波形,并针对此波形设计了基于差值统计量和过零点统计量的两种解调算法。相较于线性调频信号传统的匹配滤波解调算法,这两种算法均占用更少的逻辑资源、具有更低的计算复杂度与功耗,适用于低功耗与低成本的识别通信一体化标签。3.研究设计基于线性调频高阶相位调制的标签至雷达端识别通信一体化波形,并针对此波形设计了基于瞬时相位特征分析的解调算法。进一步为了消除由噪声引起的相位不连续处抖动,研究设计了基于阈值比较的模糊相位重构算法。融合应用这两种算法,提升了低信噪比条件下的解调性能和抗干扰能力。4.完成了X波段识别通信一体化标签硬件系统架构与雷达识别通信、微波唤醒、GNSS导航定位、主控及电源等功能模块及系统电路原理图和版图研究设计,完成了识别通信一体化波形生成、调制解调算法、通信信号处理算法、嵌入式程序等软件设计;通过系统软硬件联调与测试验证,结果表明系统达到了预期技术指标。本文研究成果为低功耗、小型化、高集成度的雷达识别通信一体化标签研究与实现提供了设计依据,有助于推动雷达识别通信一体化技术发展与应用。
谷雨[3]（2021）在《无传感器伺服同步电机转子位置检测方法研究》文中认为无位置传感器检测电机转子位置方法及其实现已经受到工程界广泛的关注,伺服同步电机转子位置检测精度直接决定了电机是否可以平滑启动和稳定运行,但是电机在低速或静止状态下转子位置检测误差比较明显,为此本文针对该问题开展研究工作。本文以永磁同步电机为主要研究对象,首先深入研究和了解永磁同步电机的非线性特点,建立永磁同步电机数学模型和矢量控制系统。其次针对BP（Back Propagation）神经网络算法进行分析,采用改进的BP神经网络算法对永磁同步电机转子位置进行检测,来弥补传统方法的不足和低速转子检测误差较大的问题。然后搭建基于BP神经网络的永磁同步电机转子位置检测模型,由于启动过程和换相时转子位置检测误差较大,对模型进行改进和优化。利用基于TMS320F2812永磁同步电机控制平台提取电机参数数据,对建立的神经网络模型提供数据支持,进行网络训练。在此基础上,针对训练样本数据单一,导致基于神经网络的转子位置检测系统的动态响应能力下降的问题。本文采用了训练数据更新的思想,分析永磁同步电机在全速域范围内运行中参数变化对电机转子位置检测的影响,根据永磁同步电机在不同条件下运行的电机参数作为训练样本数据,对网络进行离线训练,直到误差满足要求,实现对训练样本数据的误差修正,进一步提高转子位置检测精度。最后,进行仿真和实验验证,本文所采用BP神经网络能够实现对永磁同步电机转子位置检测且精度较高。适用于永磁同步电机在全速域内运行,解决了永磁同步电机在低速下转子检测误差较大的问题,为无位置传感器检测电机转子位置提供了有效的方法。
孙晓钰[4]（2020）在《永磁同步牵引电机转子磁极位置在线观测技术研究》文中认为永磁同步电动机因其优异的性能,逐渐被应用于轨道车辆电力牵引系统中。永磁同步电机常采用矢量控制技术,其前提是已知转子磁极位置,且列车在运行状态时需及时判断车轮是否发生空转和滑行,因此在全速范围内永磁同步牵引电机转子磁极位置和转速的检测至关重要。磁极位置的检测可分为使用位置传感器与无位置传感器检测两类,轨道车辆电力牵引中多采用旋转变压器作为位置传感器,使用位置传感器的前提是已知电机零位与传感器零位的偏差角。新装车或维修后重新装车的电机,其零位偏差角未知,需解决零位偏差角的在线检测问题。为此本文对有位置传感器和无位置传感器时的磁极位置观测方法进行了研究,并对将方法应用于位置传感器故障诊断及状态自检的方法作了探讨。本文以轨道车辆电力牵引系统中带位置传感器的永磁同步电机为研究对象,研究了在电机已装车条件下,位置传感器零位偏差角的标定方法。在列车被标定之外的牵引电机拖动到一定速度运行状态过程中,采用反电势过零检测法,结合该方法的原理分析了如何在车上实现,并利用仿真试验,验证其可行性。在列车静止状态下,提出一种采用高频注入检测转子初始位置后与旋变数据对比得到偏差角的办法,将该算法写入列车TCU控制程序,在列车运行前即可完成偏差角的检测,对该方法进行了仿真验证,结果表明误差在允许范围内。研究采用无位置传感器算法观测磁极位置和转速,将其作为冗余系统加入到磁极位置故障诊断程序中,实时与位置传感器的结果比较,当位置传感器故障时,可将其观测结果投入到矢量控制中。提出采用滑膜观测器法在电机中高速时进行观测,设计滑膜观测器并对其进行改进,对传统型与改进型滑膜观测器进行仿真实验,验证了改进型的观测结果比传统型的更为精确。低速时,采用了高频信号注入法,并对旋转高频注入和脉振高频注入法的仿真结果对比分析。将采用加权算法融合后的复合观测器应用于城市轨道永磁牵引系统中,对轨道永磁牵引系统进行仿真实验,验证了复合观测器能够在全速范围内准确观测磁极位置和永磁牵引系统能够良好、稳定的工作。最后在d SPACE实时仿真平台上进行实验验证,实验结果证明了无论是采用位置传感器或采用无位置传感器控制算法均能实现永磁牵引电机磁极位置的在线观测,验证了系统的准确性与实时性。
汤振坤[5]（2020）在《基于ECC和BISR的嵌入式存储器在线自愈研究》文中研究说明随着集成电路技术的不断发展,SoC芯片集成度越来越高,一块手机芯片上能够集成上亿个晶体管,芯片的故障发生概率也随之增大。而其中占芯片面积最大的就是嵌入式存储器。因此在芯片的生产,出厂和使用过程中对嵌入式存储器进行检测和修复越来越重要。尤其是在使用过程中的在线检测和修复,可以发现在离线检测中难以发现的问题,快速修复故障,提高存储器使用寿命。所以,如何更好地实现嵌入式存储器在线检测和自愈就成了当前研究的重要问题,也是本文研究的主要问题。本文主要研究内容如下:（1）对嵌入式存储器的故障类型进行了研究,尤其是针对老化过程,记录下故障发生地址,按照瞬时故障,间歇性故障和永久性故障的分类方法进行分类,便于后续对于故障的预测;（2）研究了存储器的在线内建自测试,并且在原有的测试方案基础上进行改进,提出了较小面积占用的临时寄存器测试方法。使用离线测试中的March C-算法进行测试,但是对于测试单元内数据先用临时寄存器进行备份。在测试过程中,为了减小临时存储器面积以及覆盖测试故障,采用对存储单元两两测试的方法,这样每次只需要备份两个字,并且可以检测所有单元之间的耦合故障;（3）对存储器进行了老化研究,采用模拟的方法建立故障预测模型,用韦伯分布对故障发生进行拟合,根据故障发生规律和拟合的函数曲线预测故障可能发生的概率,根据故障发生概率进行存储器修复工作。（4）将提出的在线测试方法与ECC技术和冗余分配技术相结合设计一整套的存储器故障自愈机制。包含从检测到修复和预防的一整套完整机制,最大限度保障存储器的稳定,延长存储器使用寿命。
王周[6]（2020）在《无晶振USB2.0 PHY层数据控制模块设计与实现》文中认为USB通用串行总线作为一种标准高速串行总线接口,其极高的数据传输速度,能满足许多高速数据传输的应用环境需求,而且因其兼有供电简单、连接方式灵活、兼容性好、支持热插拔等优点,现已成为各类数据传输系统所使用的标准扩展接口和必备接口之一。USB2.0总线可以同时支持高速（480Mb/s）和全速（12Mb/s）以及低速（15Mb/s）的数据通信。高速应用于数码相机等,全速应用于音频传输等,低速应用于异步传输如鼠标等。本文着手于项目的需求,根据USB2.0协议、USB总线体系架构、数据流类型、UTMI（USB Transceiver Macrocell Interface）接口规范、数据传输的模式,针对无晶振USB2.0 PHY层数据控制模块,详细了解确定各个模块的功能,采用自顶向下的设计方法,对无晶振电路的频率校准,工作模式的切换,数据的发送、接收状态机,数据流缓冲处理,数据的NRZI编码、解码机制,bit-stuff位填充、去填充,串并转换,SYNC（Synchronization Code）与EOP（End of Packet）信号的填补与去除,时钟数据恢复（CDR,Clock Data Recovery）和数据检测等模块做了详细的分析设计,基于对协议深入了解的基础上做出验证。论文设计的接收端16相位过采样CDR,由数据采样、缓冲同步、边沿检测、判决、数据选择模块五部分构成。通过锁相环PLL模块输出的16相位等间隔多相位时钟对接收到的串行数据进行连续采样,存放在两组16位寄存器中,将两寄存器数据相应位进行异或完成边沿检测,相对边沿位置向后移动半个周期的相位位置为数据可靠采样点,该点相位时钟采样的数据作为数据输出。有效避免了收发器两端存在频率偏差的条件下,累计采样数据会出错的问题。特点是容忍的频率偏差范围更大,调整的相位精度更高,避免了高频16相位时钟切换时的毛刺问题,改善传输误码率。设计方法算法结构简单、时序压力小、能满足更多的工艺环境需求。其中USB2.0无晶振时钟校准电路设计,采用了预处理思想,对SOF（Start of Frame）包内同步码SYNC进行预校准,提前了校准的时间点,将频率偏差缩小在一个较小范围内,同时计算SYNC信号码单比特脉冲计数值,保留其余数部分信息,使用补偿思想对帧起始SOF包进行全采样,准确、快速、高效。确定各模式下逻辑设计方案,采用Verilog-HDL硬件描述语言,完成各个模块的RTL级（寄存器传输级）设计,使用Synopsys公司仿真综合工具,利用成熟验证环境进行功能仿真验证,并独立设计逻辑综合和进行静态时序分析,最终成功验证设计的功能完整和可靠性。
王泽[7]（2019）在《适用于高性能大功率传动场合的新型多电平变换器研究》文中指出在大容量传动领域,因综合性能更优,多电平电压源型变换器（VSC）是变频器拓扑的主流选择。模块化多电平变换器（MMC）因其便于拓展、可靠性高、波形质量好等众多优点引起了广泛研究,并在高压直流输电（HVDC）场合迅速推广。其在中高压大功率交流传动场合相比常用的级联多电平变换器（CHB）也具有明显优势,但受制于低频运行时电容电压的巨幅一次脉动而较少使用。而在应用更广的中低压（2.3-6.6k V）场合,五电平及以下电平数拓扑则更受青睐,而成熟简单可靠的五电平拓扑依然较少。以上原因限制了高性能多电平VSC在更大功率传动领域的进一步应用。针对这些难题,本文开展了以下研究:首先结合MMC的典型运行模式,对其内部电压电流状态量的迭代过程进行了详细分析,揭示了桥臂一次脉动功率的形成机理和特征,厘清了子模块电容电压脉动的成分。完整地提出了抑制电容电压一次脉动的三种思路,并将现有文献的方法进行了归类和对比。总结了不同思路的脉动抑制方案的工业适用场合。后文从三种脉动抑制思路出发,提出了三种具体的优化脉动抑制方案。方案一针对传统高频注入法的多方面缺陷,基于飞跨电容型MMC提出了一种改进型高频注入法。通过改变传统载波移相调制移相角的配置方式来形成幅值更大的高频电压。借助辅助通路形成高频电流,这样极大地拓宽了注入法的适用速度范围,降低了开关频率和子模块电容容量需求,同时消除了共模电压对电机的影响。为进一步提高MMC在高功率密度传动场合的经济适用性,方案二提出了一种基于三电平三端口功率通道的脉动抑制策略。分析了辅助功率通道的工作原理和软开关工作过程,提出了全局控制策略。将该方法和传统功率通道做了详细对比,指出该方案可减少成本,并提升系统效率。针对传统大功率机车牵引系统效率较低这一具体问题,从第三种脉动抑制思路出发,提出了一套背靠背（BTB）结构的MMC牵引传动系统,在全速段内随基波频率线性调整直流母线电压来维持脉动恒定。分析了工作原理和电容电压平衡方法,并提出了完整的控制策略。针对实际场合极低频时需要补偿定子压降而必须提高直流电压的约束,提出将每相两端子模块汇通形成含有并联电容的贯通子模块。极低频段仅投入贯通模块来降低电容脉动,并提出了含有低、高速切换的控制框图,使系统获得了零速过载起动能力。与传统牵引变流器相比,本方案在成本、效率和可靠性等指标上均有较大突破。针对可靠的钳位五电平结构较为稀缺这一现状,系统地概括了钳位多电平拓扑的衍变规律。提出了几种新型五电平钳位拓扑。并着重以一种混合钳位五电平（5L-HC）为研究对象,对其运行原理和优缺点进行了详细阐述。推导分析了电路中三类电容在各种工况下的纹波特性,提出了相应的平衡策略。尤其是对直流侧上下电容提出了多种平衡方法,并进行了对比分析。研究工作为该拓扑在大功率传动场合的应用奠定了基础。针对低开关频率调制对大容量多电平结构带来的影响,从传统两电平SPWM调制过程出发,进行了机理分析,将其影响系统地总结为谐波交叠现象。分三方面阐述了谐波交叠在不同拓扑中的表现,相应提出了解决方案,并对所提方案进行了验证。对本文关注的MMC和5L-HC在低开关频率下出现的谐波交叠现象进行了深入分析、对解决方案进行了验证。最后对多电平低开关频率下的调制方案设计进行了说明,并探讨了其他工程实现问题。以上研究工作为低开关频率下大功率多电平变换器的正常运行提供了保障。
孙宁[8]（2019）在《2.5D集成电路测试结构设计方法研究》文中提出基于硅中介层的2.5D集成电路改变了传统二维电路的连接方式,采用硅通孔等结构实现芯片之间在另一维度上的互连,克服了当前互连线延迟和功耗增加等制约集成电路进一步发展的问题。2.5D集成电路提高了系统性能,降低了功耗,并支持异构集成。然而,高集成度和复杂性导致2.5D集成电路在制造和使用期间不可避免地出现缺陷。特别是,由于2.5D集成电路的结构与传统的二维电路结构不同,给测试带来了许多新的挑战。本文以2.5D集成电路的测试结构设计作为研究对象,针对以上问题,分别提出了在晶片绑定前、绑定后,以及晶片正常工作这三个阶段中,硅中介层和晶片的有效测试方案。主要内容如下:在晶片绑定前,需要先对硅中介层内部的互连线进行故障测试,以避免将高成本的无故障晶片集成在故障硅中介层上带来的损失。本文提出基于传输门的测试结构,为测试激励的施加和测试响应的捕获提供通路。在具体测试过程中,采用基于时域反射技术的测试方法,通过向硅通孔发射矩形脉冲,然后采集并分析反射脉冲得到故障信息。为了提高测试准确度,采用小波变换对信号进行去噪处理,并用支持向量机进行故障定位。在晶片绑定到硅中介层后,为了测试互连线中的开路、短路和互连延迟缺陷,本文提出了一种与IEEE 1149.1完全兼容的测试结构。首先设计了低功耗的边界扫描测试单元。同时,为了减少测试时间,采用基于数据包的测试数据传输结构,实现多扫描链移位并行,并用DE算法对测试调度进行优化。此外,为了完成全速测试,本文设计了时钟切换模块,并对TAP控制器进行改进。最后,本文针对晶片正常工作中的电路延迟监测优化技术展开研究。首先提取影响晶片电路延迟的各项因素的特征值,并对关键路径进行编码。然后采用DE-Cluster算法根据关键路径之间的相关性进行分类,选出代表性关键路径,在晶片运行期间用传感器监测其延迟状况,根据测试结果对其他关键路径的延迟进行预测。本文对所提出的测试结构的有效性均通过仿真实验进行了验证,结果表明,上述测试设计可以有效克服各种测试约束,完成2.5D集成电路在每个阶段的测试需求,并且能够降低测试功耗,缩短测试时间,减少测试成本。
王星岳[9]（2018）在《通信SoC芯片USB2.0 OTG接口验证技术研究》文中指出随着集成电路工艺水平的大幅度提升,IC的设计迎来了一次大的变革,进入了片上系统（SoC）时代。SoC开发的一个重要组成就是设计IP核。在IP核复杂度越来越高的今天,IP核的验证也具有越来越大的重要性,一个IP核的成功研发也就越来越离不开验证的完备性。根据一个已有的IP核,如何选择快速高效的验证方法,如何搭建一个适合该IP核的验证平台,是一个很有研究意义的课题。在便携式设备的广泛使用的前提下,基于AHB接口和UTMI+等接口PHY的USB2.0 OTG IP核,能够在便携式USB设备上使用可以转换主机设备角色的USB2.0OTG IP核。论文主要针对USB2.0 OTG IP的系统级验证,通过分析AHB总线协议,提出AHB端的验证划分和验证方案。然后通过分析USB2.0协议、OTG协议和USB2.0OTG IP各模块的功能,制定出对于USB2.0 OTG的验证方案。最后,通过研究UTMI+PHY功能,制定出USB PHY的验证集。论文通过对以上协议的研究和对待验证IP的分析,搭建系统级验证平台。根据验证方案,通过NC-Sim仿真工具,编写验证测试向量,采用软硬件协同验证技术对IP进行系统级验证,分析仿真结果是否符合要求。对仿真结果分析可以看出本论文对于USB的验证所涉及的寄存器读写、基本传输和错误中断处理,在低速/全速/高速不同速度模式下都能进行正确的数据传输和错误情况报告,使挂接在SoC上的USB能够正常高效工作,并能识别多种USB设备。
单长武[10]（2017）在《低功耗USB2.0 OTG电路的设计》文中研究表明通用串行总线（Universal Serial Bus,USB）作为一种简单易用和高速的串行总线,从问世至今,得到了越来越广泛的应用。OTG（On The Go）技术的出现又极大的拓展了 USB的应用领域。在市场的推动下,国内外许多集成电路公司纷纷投入到USB OTG电路的研究和开发中。东南大学苏州集成电路与系统重点实验室自主研发与设计的SEP6210芯片定位为一款物联网、家电控制芯片,而在物联网领域中大部分应用场合对功耗的要求比较严格,因此芯片内部的USB OTG电路应具有较低的功耗。本论文提出了针对物联网控制芯片SEP6210的低功耗USB OTG电路的设计方案,根据USB协议以及OTG补充协议,采用自顶向下的方式首先设计电路的整体框架,然后分模块进行设计,主要设计的模块有:主机控制器模块、OTG控制器模块、DMA控制器模块、BIU接口模块等。论文又通过对集成电路设计中各层级功耗的来源进行了分析,对常用的低功耗技术做了细致的对比,结合USB OTG电路的实际RTL电路,提出并实施了以下三种方案:第一,采用门控时钟技术,在RTL电路级设计全局门控时钟,通过控制寄存器来控制门控信号;第二,将USB工作的主状态机拆分为六个分状态机,结合USB数据包传输的过程,分时开启和关闭分状态机;第三,采用动态电压调频技术,根据系统工作的不同状态合理的调节电压和频率来降低功耗。最终将USB OTG电路通过AHB总线集成到SEP6210芯片,并且进行了系统级的功能仿真、FPGA验证以及功耗分析。通过仿真与验证表明了该电路符合USB 2.0和OTG协议标准。搭建FPGA验证平台对全速主机进行了速度测试,通过对多个优盘速率的测试,全速读写的最高速率为719.15kB/s,平均为618.17kB/s,读写速度测试结果超过了预期指标500kB/s。通过对电路的功耗分析表明,在加入低功耗技术以后,整体功耗由8.329 mW降低到6.324mW,功耗降低了 24.1%。总体说来,本论文中设计的USBOTG电路达到了设计的要求,具备一定的可重用性和可推广性。
二、芯片:全速进入2001年（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、芯片:全速进入2001年（论文提纲范文）
（1）基于龙芯3A4000的通用主板设计与研究（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 研究背景 |
| 1.2 课题来源 |
| 1.3 研究目的及意义 |
| 1.4 主要研究内容及文章结构 |
| 2 主板结构及功能规划 |
| 2.1 龙芯CPU概述 |
| 2.2 主板功能设计 |
| 2.2.1 主板功能接口与技术指标需求 |
| 2.2.2 主板结构规划 |
| 2.2.3 功能模块划分 |
| 2.2.4 CPU散热要求 |
| 3 原理设计 |
| 3.1 CPU与桥片模块的设计 |
| 3.2 BIOS及其他FLASH电路设计 |
| 3.3 内存DDR4 SDRAM模块 |
| 3.4 电源模块 |
| 3.5 时钟模块 |
| 3.6 复位电路设计及上电复位时序 |
| 3.7 视频接口电路设计 |
| 3.7.1 VGA接口电路 |
| 3.7.2 DVI接口电路 |
| 3.8 音频接口电路设计 |
| 3.9 PCIE接口电路设计 |
| 3.10 USB接口电路设计 |
| 3.11 SATA接口电路设计 |
| 3.12 网络接口电路设计 |
| 3.13 UART串口电路设计 |
| 3.14 JTAG调试接口电路设计 |
| 3.15 本章小结 |
| 4 PCB规划及设计 |
| 4.1 概述 |
| 4.2 PCB的板框尺寸、叠层设计以及特性阻抗 |
| 4.3 PCB布局 |
| 4.4 PCB布线 |
| 4.5 本章小结 |
| 5 主板调试 |
| 5.1 概述 |
| 5.2 调试过程 |
| 5.3 调试过程中遇到的问题 |
| 5.4 本章小结 |
| 6 性能测试 |
| 6.1 系统基本功能测试 |
| 6.2 访存速度测试 |
| 6.3 网络性能测试 |
| 6.4 硬盘读写性能测试 |
| 6.5 USB接口速度测试 |
| 6.6 显示性能测试 |
| 6.7 系统稳定性测试 |
| 6.8 本章小结 |
| 7 总结与展望 |
| 附录 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 |
| 致谢 |
（2）X波段识别通信一体化标签设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状及趋势 |
| 1.2.1 识别通信一体化系统研究现状及趋势 |
| 1.2.2 一体化共享波形研究现状及趋势 |
| 1.3 本文主要工作和组织结构 |
| 第二章 识别通信一体化标签理论基础 |
| 2.1 识别通信一体化信号 |
| 2.1.1 波形复用体制 |
| 2.1.2 一体化波形设计要素 |
| 2.1.3 典型雷达信号 |
| 2.1.4 移相键控通信信号 |
| 2.2 识别通信一体化标签要素与关键技术 |
| 2.3 射频收发机前端架构 |
| 2.3.1 射频接收机前端架构 |
| 2.3.2 射频发射机前端架构 |
| 2.4 本章小结 |
| 第三章 一体化标签功能指标与总体方案 |
| 3.1 一体化标签应用场景 |
| 3.2 一体化标签功能与性能指标 |
| 3.3 一体化标签总体方案 |
| 3.4 本章小结 |
| 第四章 一体化波形及解调算法设计 |
| 4.1 下行链路波形及低计算复杂度解调算法设计 |
| 4.1.1 正反线性调频一体化波形设计 |
| 4.1.2 基于匹配滤波的正反线性调频解调 |
| 4.1.3 基于差值的正反线性调频解调算法设计 |
| 4.1.4 基于过零点的正反线性调频解调算法设计 |
| 4.1.5 算法计算复杂度对比 |
| 4.2 上行链路波形及解调算法设计 |
| 4.2.1 基于LFM相位调制的一体化波形设计 |
| 4.2.2 基于瞬时频率/相位特征分析 |
| 4.2.3 基于相位解模糊误差分析 |
| 4.2.4 基于瞬时相位一体化信号解调 |
| 4.3 本章小结 |
| 第五章 标签硬件电路及软件设计 |
| 5.1 一体化标签硬件电路设计 |
| 5.1.1 微波射频前端电路设计 |
| 5.1.2 射频与基带电路设计 |
| 5.1.3 主控电路设计 |
| 5.2 基于FPGA的信号处理设计 |
| 5.2.1 发送模块设计 |
| 5.2.2 调制解调模块设计 |
| 5.2.3 接收模块设计 |
| 5.3 嵌入式主控程序设计 |
| 5.4 基于FPGA的 ADF5356 配置 |
| 5.5 本章小结 |
| 第六章 识别通信一体化标签系统测试 |
| 6.1 标签硬件电路测试 |
| 6.1.1 电源模块测试 |
| 6.1.2 射频与基带电路模块测试 |
| 6.1.3 微波射频前端模块测试 |
| 6.1.4 主控MCU与 GNSS模块调试 |
| 6.2 标签数字链路功能测试 |
| 6.3 整机系统调试 |
| 6.4 本章小结 |
| 第七章 总结与展望 |
| 7.1 研究工作总结 |
| 7.2 后续展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（3）无传感器伺服同步电机转子位置检测方法研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究背景与意义 |
| 1.2 课题相关技术研究以及分析 |
| 1.2.1 永磁同步电机的发展及现状 |
| 1.2.2 无位置传感器PMSM转子位置检测方法研究现状 |
| 1.2.3 基于神经网络的永磁同步电机转子位置检测研究现状 |
| 1.3 本文主要研究内容 |
| 第2章 永磁同步电机的数学模型建立及矢量控制分析 |
| 2.1 引言 |
| 2.2 永磁同步电机结构的分析 |
| 2.3 永磁同步电机的数学模型分析及其优化 |
| 2.3.1 PMSM在不同坐标系下的数学模型分析 |
| 2.3.2 PMSM数学模型建立 |
| 2.4 永磁同步电机矢量控制系统分析 |
| 2.4.1 PMSM矢量控制系统设计 |
| 2.4.2 SVPWM空间矢量调制技术研究 |
| 2.5 本章小结 |
| 第3章 基于改进BP神经网络的转子位置检测 |
| 3.1 引言 |
| 3.2 神经网络检测转子位置理论分析 |
| 3.3 BP神经网络算法研究及其改进 |
| 3.3.1 BP神经网络结构优化 |
| 3.3.2 BP神经算法的程序实现 |
| 3.3.3 BP神经网络的不足 |
| 3.3.4 BP神经网络算法的改进 |
| 3.4 基于BP神经网络转子位置检测方法的改进 |
| 3.4.1 BP神经网络的转子位置检测模型优化 |
| 3.4.2 BP神经网络在线训练样本方法改进及其实现 |
| 3.5 本章小结 |
| 第4章 PMSM全速域转子位置检测仿真与实验 |
| 4.1 引言 |
| 4.2 仿真研究 |
| 4.2.1 永磁同步电机调速系统仿真模型 |
| 4.2.2 永磁同步电机本体仿真模型 |
| 4.2.3 基于改进BP神经网络的转子估计模型 |
| 4.3 仿真结果分析 |
| 4.3.1 PMSM恒速时检测结果分析 |
| 4.3.2 PMSM负载扰动时检测结果分析 |
| 4.3.3 PMSM转速变化时检测结果分析 |
| 4.3.4 PMSM在低速时检测结果分析 |
| 4.4 实验研究 |
| 4.4.1 实验平台搭建 |
| 4.4.2 系统硬件电路设计 |
| 4.4.3 系统软件设计 |
| 4.4.4 实验方案 |
| 4.4.5 实验结果分析 |
| 4.5 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的学术论文 |
| 致谢 |
（4）永磁同步牵引电机转子磁极位置在线观测技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 论文研究的背景及意义 |
| 1.2 国内外发展现状 |
| 1.2.1 永磁牵引系统国内外发展现状 |
| 1.2.2 有位置传感器磁极位置检测现状 |
| 1.2.3 无位置传感器控制算法研究现状 |
| 1.3 本文的主要研究内容 |
| 本章小结 |
| 第二章 永磁同步牵引电机控制方法 |
| 2.1 永磁同步电机的分类及结构 |
| 2.2 永磁同步电机的数学模型 |
| 2.2.1 坐标变换原理 |
| 2.2.2 数学模型 |
| 2.3 矢量控制 |
| 2.3.1 i_d=0控制 |
| 2.3.2 最大转矩电流比控制(MTPA) |
| 2.3.3 单位功率因数控制 |
| 2.3.4 弱磁控制 |
| 2.4 磁极位置误差对矢量控制的影响 |
| 2.5 矢量控制在列车牵引控制系统中的应用 |
| 本章小结 |
| 第三章 带位置传感器永磁同步电机磁极位置标定方法 |
| 3.1 基于旋转变压器的磁极位置检测 |
| 3.2 反电势过零检测的原理及方法 |
| 3.2.1 永磁同步电机反电势数学模型 |
| 3.2.2 A相绕组反电势测量 |
| 3.2.3 反电势过零检测原理 |
| 3.3 列车运行状态下零位偏差角的标定方法 |
| 3.3.1 标定工况的设计 |
| 3.3.2 线电压与相电压的转化 |
| 3.3.3 采样频率的确定 |
| 3.3.4 滤波算法 |
| 3.3.5 过零点检测算法 |
| 3.3.6 数据处理算法 |
| 3.4 仿真试验 |
| 3.4.1 仿真模型的搭建 |
| 3.4.2 仿真结果及分析 |
| 3.5 电机静止时转子初始位置检测及零偏角的标定 |
| 3.5.1 永磁同步电机转子初始位置检测原理 |
| 3.5.2 磁极极性NS判断方法 |
| 3.5.3 列车静止状态下零位偏差角的标定 |
| 3.6 转子初始位置建模仿真 |
| 3.6.1 仿真模型的搭建 |
| 3.6.2 仿真结果及分析 |
| 3.6.3 误差分析 |
| 本章小结 |
| 第四章 无位置传感器算法观测永磁同步电机磁极位置 |
| 4.1 滑膜变结构原理 |
| 4.2 传统滑膜观测器设计 |
| 4.3 改进型滑膜观测器 |
| 4.3.1 切换函数的改进 |
| 4.3.2 采用锁相环估计转子位置和转速 |
| 4.4 高频信号注入法 |
| 4.4.1 高频电压信号注入法原理 |
| 4.4.2 高频电压信号的选取原则与注入方式 |
| 4.4.3 脉振高频注入法的基本原理 |
| 4.5 误差分析与控制框图 |
| 4.5.1 旋转高频电压注入法误差来源分析 |
| 4.5.2 滑膜观测器法误差来源分析 |
| 4.5.3 控制框图 |
| 4.6 仿真实验 |
| 4.6.1 传统型滑膜观测器与改进型滑膜观测器的仿真对比实验 |
| 4.6.2 旋转高频注入法和脉振高频注入法的仿真对比实验 |
| 本章小结 |
| 第五章 轨道车辆永磁牵引系统磁极位置的复合检测 |
| 5.1 城市轨道交通永磁牵引系统构成 |
| 5.2 列车牵引特性 |
| 5.3 复合观测器的设计 |
| 5.4 仿真实验 |
| 5.4.1 验证复合观测器算法的可行性与准确性 |
| 5.4.2 位置传感器发生故障 |
| 5.4.3 城市轨道列车运行过程仿真结果 |
| 本章小结 |
| 第六章 基于d SPACE的永磁同步电机磁极位置观测 |
| 6.1 硬件系统 |
| 6.2 软件系统 |
| 6.2.1 Configuration Desk |
| 6.2.2 实时测试软件Control Desk |
| 6.3 实时仿真实验过程 |
| 6.4 实验结果及分析 |
| 6.4.1 有速度传感器矢量控制实验结果 |
| 6.4.2 无速度传感器控制策略实验结果 |
| 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的学术论文 |
| 致谢 |
（5）基于ECC和BISR的嵌入式存储器在线自愈研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 嵌入式存储器在线自愈研究现状 |
| 1.3 论文的主要内容和结构安排 |
| 第二章 嵌入式存储器故障分类 |
| 2.1 嵌入式存储器结构 |
| 2.2 常见故障模型 |
| 2.2.1 物理故障 |
| 2.2.2 功能故障模型 |
| 2.3 存储器老化故障建模 |
| 2.3.1 存储器老化对故障的影响 |
| 2.3.2 老化故障建模 |
| 2.4 老化故障判断 |
| 2.5 小结 |
| 第三章 嵌入式存储器故障在线测试 |
| 3.1 离线测试算法及结构 |
| 3.1.1 离线测试算法 |
| 3.1.2 离线测试结构 |
| 3.2 在线测试算法及结构 |
| 3.2.1 在线测试算法 |
| 3.2.2 在线测试结构 |
| 3.3 在线测试故障分类验证 |
| 3.4 小结 |
| 第四章 嵌入式存储器在线自愈 |
| 4.1 基于ECC的BISR在线自愈方法研究 |
| 4.1.1 BISR介绍 |
| 4.1.2 ECC在BISR中的应用 |
| 4.2 基于ECC的BISR在线自愈体系设计 |
| 4.2.1 自愈体系步骤 |
| 4.2.2 自愈体系结构 |
| 4.2.3 自愈功能仿真 |
| 4.3 故障模型预测 |
| 4.3.1 模型建立 |
| 4.3.2 结果分析 |
| 4.4 小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（6）无晶振USB2.0 PHY层数据控制模块设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 引言 |
| 0.1 USB2.0产生进程与发展 |
| 0.2 USB国内外研究进展 |
| 0.3 论文背景 |
| 0.4 课题研究的基础和目标 |
| 0.5 论文设计的组织架构 |
| 第1章 协议与系统原理 |
| 1.1 USB2.0规范的系统结构 |
| 1.1.1 系统描述 |
| 1.1.2 物理特性 |
| 1.1.3 拓扑结构 |
| 1.1.4 应用分类 |
| 1.1.5 优势特征 |
| 1.2 USB2.0数据通信协议 |
| 1.2.1 设备端点 |
| 1.2.2 通道 |
| 1.2.3 数据流介绍 |
| 1.2.4 数据链路结构 |
| 1.2.5 帧和微帧结构 |
| 1.2.6 传输类型 |
| 1.2.7 数据通信过程 |
| 1.2.8 握手交互 |
| 1.3 无晶振USB2.0设备协议 |
| 1.3.1 无晶振设备需求 |
| 1.3.2 时钟精度 |
| 1.3.3 同步包格式 |
| 1.3.4 时间同步 |
| 1.4 本章小结 |
| 第2章 无晶振USB2.0层间结构与接口 |
| 2.1 宏单元在系统中所处位置 |
| 2.2 数据控制模块简介 |
| 2.3 接口描述 |
| 2.4 本章小结 |
| 第3章 无晶振USB2.0 PHY层数据控制模块设计 |
| 3.1 工作原理 |
| 3.2 无晶振USB2.0 PHY层数据控制模块逻辑设计 |
| 3.2.1 模式切换 |
| 3.2.2 时钟需求 |
| 3.2.3 分频模块 |
| 3.2.4 接收状态机逻辑 |
| 3.2.5 发送状态机逻辑 |
| 3.2.6 数据缓存串并转换逻辑 |
| 3.2.7 比特填充与去除过程 |
| 3.2.8 NRZI编码与解码过程 |
| 3.2.9 弹性缓冲 |
| 3.2.10 数据时钟恢复 |
| 3.3 无晶振模块逻辑设计 |
| 3.3.1 模块框图 |
| 3.3.2 数据检测流程 |
| 3.3.3 CRC验证 |
| 3.3.4 时钟校准参数 |
| 3.3.5 新型时钟校准方法的优势 |
| 3.4 Verilog描述语言 |
| 3.5 设计使用工具 |
| 3.6 本章小结 |
| 第4章 结果分析 |
| 第5章 总结与展望 |
| 5.1 总结 |
| 5.2 展望与进一步工作方向 |
| 致谢 |
| 参考文献 |
| 攻读学位期间发表的学术论文及参加科研情况 |
（7）适用于高性能大功率传动场合的新型多电平变换器研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 多电平变换器的研究现状 |
| 1.3 模块化多电平变换器的研究现状 |
| 1.4 模块化多电平变换器用于电机传动场合的问题研究 |
| 1.5 新型钳位五电平结构的研究现状 |
| 1.6 低开关频率调制策略的影响研究 |
| 1.7 本文的研究内容 |
| 2 MMC运行原理及低频脉动抑制思路探讨 |
| 2.1 MMC的运行机理 |
| 2.2 不同子模块、不同调制策略下MMC的运行特征 |
| 2.3 电容电压一次脉动的特征和抑制思路探讨 |
| 2.4 高频注入法及其改进形式 |
| 2.5 功率通道法 |
| 2.6 变模式运行法 |
| 2.7 低频脉动抑制方法对比及其工业应用场合分析 |
| 2.8 本章小结 |
| 3 基于改进型MMC和新型功率通道的电容电压脉动抑制策略 |
| 3.1 基于飞跨电容型MMC的改进型脉动抑制策略 |
| 3.2 基于三电平三端口功率通道的电容电压脉动抑制策略 |
| 3.3 本章小结 |
| 4 背靠背MMC脉动抑制策略及其在机车牵引传动中的应用研究 |
| 4.1 应用背景 |
| 4.2 基于背靠背MMC结构的牵引变流器 |
| 4.3 网侧MMC工作原理与控制策略 |
| 4.4 逆变侧MMC的工作原理与控制策略 |
| 4.5 两级MMC的联合运行 |
| 4.6 仿真和实验验证 |
| 4.7 BTB-MMC的极低频运行方案 |
| 4.8 BTB-MMC的工程应用优势比较 |
| 4.9 本章小结 |
| 5 新型混合钳位五电平及其在传动场合的问题研究 |
| 5.1 混合钳位拓扑的演变规律 |
| 5.2 5L-HC的基本工作原理 |
| 5.3 电容纹波分析 |
| 5.4 电容电压的平衡策略 |
| 5.5 仿真和实验验证 |
| 5.6 5L-HC的实际工业应用问题探讨 |
| 5.7 本章小结 |
| 6 低开关频率调制对多电平变换器的影响研究 |
| 6.1 谐波交叠机制 |
| 6.2 谐波交叠在传统变换器中的表现及解决方案 |
| 6.3 谐波交叠在MMC中的表现及解决方案 |
| 6.4 5L-HC中的谐波交叠现象及其应对 |
| 6.5 NNPC和 ANPC等新型拓扑中谐波交叠现象的分析 |
| 6.6 谐波交叠现象总结 |
| 6.7 高压大功率场合多电平变换器的其他工程实现问题探讨 |
| 6.8 本章小结 |
| 7 总结与展望 |
| 7.1 全文总结 |
| 7.2 研究工作展望 |
| 致谢 |
| 参考文献 |
| 附录1 攻读博士学位期间发表的学术论文 |
| 附录2 攻读博士学位期间参与的项目 |
（8）2.5D集成电路测试结构设计方法研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题背景及目的和意义 |
| 1.1.1 课题背景 |
| 1.1.2 课题目标及意义 |
| 1.2 课题国内外研究概况 |
| 1.2.1 可测性设计技术 |
| 1.2.2 芯片的健康检测技术 |
| 1.2.3 2.5D集成电路测试研究概述 |
| 1.3 本文主要研究内容及结构 |
| 1.3.1 论文研究思路 |
| 1.3.2 论文结构安排 |
| 第2章 晶片绑定前硅中介层测试结构设计 |
| 2.1 引言 |
| 2.2 基于时域反射技术的测试方法研究 |
| 2.2.1 测试路径结构设计 |
| 2.2.2 测试流程设计 |
| 2.2.3 基于小波变换的去噪方法 |
| 2.2.4 故障分析方法研究 |
| 2.3 实验验证及分析 |
| 2.3.1 基于时域反射技术的测试仿真 |
| 2.3.2 小波去噪仿真 |
| 2.3.3 信号处理仿真 |
| 2.4 本章小结 |
| 第3章 晶片绑定后硅中介层测试结构设计 |
| 3.1 引言 |
| 3.2 基于边界扫描的测试结构设计 |
| 3.2.1 低功耗边界扫描单元结构设计 |
| 3.2.2 TAM结构设计 |
| 3.3 基于IEEE1149.1 的测试结构设计 |
| 3.3.1 改进的TAP控制器 |
| 3.3.2 断路/短路故障测试 |
| 3.3.3 全速测试 |
| 3.4 测试调度设计 |
| 3.5 实验验证及分析 |
| 3.5.1 边界扫描单元结构仿真 |
| 3.5.2 测试过程仿真 |
| 3.5.3 测试结构开销分析 |
| 3.5.4 测试调度仿真结果 |
| 3.6 本章小结 |
| 第4章 基于RCP选择的电路延迟监测优化技术研究 |
| 4.1 引言 |
| 4.2 关键路径的特征提取和编码 |
| 4.2.1 BTI特征 |
| 4.2.2 电路布局特征 |
| 4.2.3 制造工艺特征 |
| 4.2.4 压降特征 |
| 4.2.5 温度特征 |
| 4.3 代表性关键路径选择算法 |
| 4.3.1 RCP选择算法建模 |
| 4.3.2 基于DE-Cluster算法的RCP选择法 |
| 4.4 实验结果与分析 |
| 4.5 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及其它成果 |
| 致谢 |
（9）通信SoC芯片USB2.0 OTG接口验证技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 USB2.0 OTG技术 |
| 1.2 USB2.0 OTG国内外研究现状 |
| 1.3 论文主要内容和结构安排 |
| 1.3.1 论文主要内容 |
| 1.3.2 论文结构安排 |
| 第二章 相关协议 |
| 2.1 USB2.0 及OTG协议 |
| 2.1.1 USB 2.0 电气规范 |
| 2.1.2 USB体系结构与数据结构 |
| 2.1.3 OTG协议 |
| 2.2 AMBA总线规范 |
| 2.2.1 AHB总线结构 |
| 2.2.2 AHB信号描述 |
| 2.2.3 AHB读写时序 |
| 2.3 UTMI+接口协议 |
| 2.3.1 UTMI+协议 |
| 2.3.2 UTMI+信号 |
| 2.3.3 UTMI+时序 |
| 2.4 本章小结 |
| 第三章 验证平台设计 |
| 3.1 USB2.0 OTG IP外部接口 |
| 3.2 USB2.0 OTG IP核结构 |
| 3.3 验证流程 |
| 3.4 搭建验证环境 |
| 3.4.1 验证环境文件组成 |
| 3.4.2 验证环境平台搭建 |
| 3.5 验证用例提取 |
| 3.6 本章小结 |
| 第四章 验证结果及分析 |
| 4.1 AHB端验证分析 |
| 4.1.1 AHB Slave端寄存器复位和读写验证 |
| 4.1.2 AHB Master端突发传输验证 |
| 4.2 IP核端验证分析 |
| 4.2.1 高速握手验证分析 |
| 4.2.2 数据流分析 |
| 4.3 基本传输验证分析 |
| 4.3.1 控制传输验证 |
| 4.3.2 SOF验证 |
| 4.3.3 高速批量传输验证 |
| 4.3.4 重发操作验证 |
| 4.4 中断情况验证 |
| 4.4.1 STALL握手 |
| 4.4.2 NYET握手 |
| 4.4.3 TIMEOUT验证 |
| 4.5 OTG功能验证 |
| 4.5.1 SRP功能验证 |
| 4.5.2 HNP功能验证 |
| 4.6 挂起与恢复功能验证 |
| 4.7 FPGA验证 |
| 4.7.1 FPGA测试环境 |
| 4.7.2 FPGA测试结果 |
| 4.8 本章小结 |
| 第五章 总结与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（10）低功耗USB2.0 OTG电路的设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 USB OTG简介 |
| 1.2 国内外研究现状 |
| 1.3 研究内容与设计指标 |
| 1.3.1 研究内容 |
| 1.3.2 设计指标与关键技术 |
| 1.4 论文章节安排 |
| 第二章 USB OTG技术与AMBA总线的概述 |
| 2.1 USB2.0总线协议与体系结构 |
| 2.1.1 USB主机 |
| 2.1.2 USB设备 |
| 2.2 USB OTG通讯原理简介 |
| 2.2.1 USB传输基本单元—包 |
| 2.2.2 USB传输类型 |
| 2.2.3 OTG补充规范 |
| 2.3 USB电气特性 |
| 2.4 AMBA总线中AHB接口简介 |
| 2.4.1 AB总线的结构 |
| 2.4.2 AHB信号 |
| 2.5 低功耗技术的研究 |
| 2.6 本章小结 |
| 第三章 USB OTG电路的低功耗设计 |
| 3.1 低功耗设计层次 |
| 3.2 低功耗设计方案的分析与制定 |
| 3.3 低功耗方案的设计流程 |
| 3.4 USB OTG电路的功耗优化方案 |
| 3.4.1 基于门控时钟的低功耗优化 |
| 3.4.2 分时开启关闭状态机的低功耗技术 |
| 3.4.3 基于动态调频的低功耗优化 |
| 3.5 本章小结 |
| 第四章 USB 2.0 OTG系统与部分模块设计 |
| 4.1 系统总体结构 |
| 4.1.1 EHC主机控制器 |
| 4.1.2 BIU模块 |
| 4.1.3 OTG控制器模块 |
| 4.1.4 RL主机端口路由模块 |
| 4.1.5 MA模块 |
| 4.1.6 ULPI接口模块 |
| 4.2 OTG控制器设计 |
| 4.2.1 状态转移图 |
| 4.2.2 各类状态机参数 |
| 4.2.3 A设备和B设备的各个状态及其跳转 |
| 4.2.4 SRP执行过程 |
| 4.2.5 HNP执行过程 |
| 4.3 DMA模式设计 |
| 4.3.1 DMA原理 |
| 4.3.2 DMA设计 |
| 4.3.3 DMA主要信号 |
| 4.4 PIO模式下数据通路设计 |
| 4.5 BIU总体设计 |
| 4.5.1 需求分析 |
| 4.5.2 设计框图 |
| 4.6 同步电路设计 |
| 4.6.1 电平同步器 |
| 4.6.2 检测边沿同步器 |
| 4.6.3 脉冲同步器 |
| 4.7 低功耗优化设计 |
| 4.7.1 门控时钟技术降低电路功耗 |
| 4.7.2 选择性开启关闭状态机减小电路功耗 |
| 4.7.3 基于动态调频的低功耗设计 |
| 4.8 本章小结 |
| 第五章 验证及结果分析 |
| 5.1 电路测试平台 |
| 5.2 RTL级代码验证方案 |
| 5.3 Modelsim软件仿真结果分析 |
| 5.3.1 SRP与HNP启动过程仿真 |
| 5.3.2 PIO模式下的部分仿真 |
| 5.3.3 DMA模式下的部分仿真 |
| 5.4 基于FPGA的USB OTG电路的验证和调试 |
| 5.4.1 FPGA验证的优势与选型 |
| 5.4.2 FPGA测试环境与测试结果 |
| 5.5 低功耗设计的验证 |
| 5.6 USB OTG电路验证结果 |
| 5.7 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间发表的论文 |
四、芯片:全速进入2001年（论文参考文献）
- [1]基于龙芯3A4000的通用主板设计与研究[D]. 籍明慧. 中北大学, 2021(09)
- [2]X波段识别通信一体化标签设计[D]. 张帅. 电子科技大学, 2021(01)
- [3]无传感器伺服同步电机转子位置检测方法研究[D]. 谷雨. 哈尔滨理工大学, 2021(09)
- [4]永磁同步牵引电机转子磁极位置在线观测技术研究[D]. 孙晓钰. 大连交通大学, 2020(06)
- [5]基于ECC和BISR的嵌入式存储器在线自愈研究[D]. 汤振坤. 电子科技大学, 2020(07)
- [6]无晶振USB2.0 PHY层数据控制模块设计与实现[D]. 王周. 辽宁大学, 2020(01)
- [7]适用于高性能大功率传动场合的新型多电平变换器研究[D]. 王泽. 华中科技大学, 2019(01)
- [8]2.5D集成电路测试结构设计方法研究[D]. 孙宁. 哈尔滨工业大学, 2019(02)
- [9]通信SoC芯片USB2.0 OTG接口验证技术研究[D]. 王星岳. 西安电子科技大学, 2018(02)
- [10]低功耗USB2.0 OTG电路的设计[D]. 单长武. 东南大学, 2017(12)